使用VCXO振荡器作为时钟CLK发生器的结构与应用
VCXO压控晶振是一种振荡器,其频率由晶体决定,但可以通过改变控制电压进行少量调节.VCXO时钟(CLK)发生器已经用于各种应用,例如数字电视,数字音频,ADSL和STB.以下文中介绍了VCXO CLK发生器的一般结构,关键性能测量,PCB设计指南等资料,MAX9485是用于MPEG2和AC-3音频应用的VCXO CLK Gen芯片.
VCXO CLK发生器的结构与应用
VCXO或压控晶体振荡器以晶体确定的频率振荡,但可通过控制电压在较窄的范围内调节,通常在0V-2V或0V-3V的范围内.VCXO晶振的调谐范围约为±100ppm至±200ppm.图1显示了典型VCXO CLK发生器的结构和晶体的电路模型.
图1.典型VCXO CLK发生器的框图.
随着变容二极管CV1和CV2的电容变化,石英晶体的模型受到影响,振荡频率也会发生变化.两个分流外部并联电容器CS1和CS2用于调节调谐范围并偏移中心频率.数学上,根据图1中的晶体电路,晶体的共振频率可表示为
其中CL是等效负载电容,是CV1,2和CS1,2的集总和.更准确地说,CL=(CV1+CS1)||(CV2+CS2).采用一阶近似并考虑到C1<
图2显示了fC在CS1值方面的典型曲线,其中CS1=CS2
图2.VCXO频率与分流电容器CS1(CS1=CS2).
VCXO CLK发生器的关键参数
有许多参数来表征VCXO CLK发生器.最重要的是调谐电压范围,中心频率,拉动(调谐)范围和输出CLK的抖动.
调谐电压范围是VCXO压控有源晶振控制电压的变化范围.该电压控制变容二极管的电容.通常它在0V-2V或3V的范围内.中心频率是VCXO输出频率范围中间的频率.牵引范围是上(或下)频率变化与中心频率的比率.该比率通常以ppm(百万分率)表示.该测量提供VCXO的相对牵引范围.通常,拉伸范围约为100ppm-200ppm,这取决于VCXO和所选晶体的结构.
CLK抖动是CLK发生器的关键测量.有几种抖动定义.两种最常用的抖动测量称为“周期”抖动和“周期到周期”抖动.我们将在第4节中讨论它们.抖动取决于CLK发生器的结构,它随芯片而变化,对CLK发生器的抖动要求也因应用而异.
晶体选择和电路板设计
VCXO CLK发生器的质量和特性会受到晶体选择和PCB布局的影响.在晶体选择方面,除频率,封装,精度和工作温度范围外,对于VCXO压控石英晶体振荡器应用,用户必须注意等效串联电阻和负载电容.
串联电阻提供晶体的功耗测量.电阻值越小,振荡器启动越容易.负载电容是晶体的重要参数.首先,它决定了晶体的共振频率.通常,石英晶体的标记频率意味着在将指定的负载电容与其并联连接之后晶体的谐振频率.大号等于规定的负载电容,但这不是将值从1/(2π√L1?1).因此,很明显VCXO晶振的调谐范围与CL的值密切相关.对于较小的负载电容值,VCXO调谐范围限制在上侧;同样,较大的电容值会降低下侧的调谐范围.加载电容的正确值取决于VCXO的特性.
例如,在MAX9485设计中,为了平衡调谐范围,调谐曲线的中心和电路板设计的简易性,我们选择了Ecliptek(ECX-5527-27)的具有14pf负载电容的27MHz晶振.有了这样的晶体,MAX9485可以提供±200ppm的脉冲范围,参见图3.应该提到的是,晶体的拉伸范围也随包装而变化.通常,金属罐装封装具有比表面安装器件(SMD)更大的拉动范围.然而,最近DAISHINKU Corp[5]制造了一种新的SMD晶振,可提供与金属罐装晶体相似的拉伸范围.我们测试了SMD晶体(DSX530GA),发现两个4pf并联电容的调谐范围约为±200ppm,见图4.
图3.MAX9485可以提供±200ppm的脉冲范围
图4.两个4pf并联电容的调谐范围约为±200ppm
为了限制VCXO晶体振荡器的调谐范围,我们可以通过改变外部并联电容来设置上限.并联电容的值在4ps-7ps的范围内,具体取决于电路板的寄生电容.另一方面,较低的范围由内部矢量的值确定,其不能在外部改变.为了减少寄生电容对上调谐范围的影响,在电路板布局中,我们应该尽量减小晶体引脚对地的寄生电容,从而在引脚与接地和电源方案之间提供良好的间隙.
微信号
