首页 晶振动态

Silicon晶体Si533x/55/56系列任意频率选择指南

2019-09-19 11:41:33 

Silicon晶体Si533x/55/56系列任意频率选择指南

1.简介

本应用笔记提供了使用Silicon晶体Si533x/55/56系列任意频率选择指南,以及任意输出时钟发生器和零延迟缓冲器.许多这些设备都可以使用本地晶体为器件创建输入参考频率.涵盖的主题是石英晶体,贴片晶振的选择,频率精度和频率优化.晶体的等效电路及其与Si533x/55/56晶振的连接如图1所示.

图1.等效晶体电路

Si533x/5x器件支持连接引脚IN1/XA和引脚IN2/XB之间的晶振.在修订版0.3中在本应用笔记中,我们推荐使用标称负载电容规格为12pF的晶体.最近测试表明,18pF晶振是产生最准确振荡频率的更好选择.该Si533x/55/56的数据手册也指定了12pF,并将更新以同意此修订版应用笔记.因此,在本次修订中,表1-4已经修订,以指定具有18pF负载的晶振电容.定义最大晶体ESR和C0值以保证振荡和短启动倍.

表1.IN1和IN2引脚的晶体规格[XO_RATE Reg 28[1:0]=0]

表2.IN1和IN2引脚的晶体规格[XO_RATE Reg 28[1:0]=1]

表3.IN1/XA和IN2/XB引脚的晶体规范[XO_RATE Reg 28[1:0]=2]

表4.IN1/XA和IN2/XB引脚的晶体规格[XO_RATE Reg 28[1:0]=3]

必须按照上表中的每一个表中的说明设置X_RATE寄存器.另外,设置寄存器28[4]=1和寄存器28[2]=1使能并选择振荡电路.当使用Clock Builder Desktop软件时,它会自动处理这些寄存器写入.

2.频率准确度

晶体振荡器的频率精度主要取决于石英晶体,参数和温度.

晶振晶体的频率参数为:

初始精度,通常为±20,±50或±100ppm.

温度变化,晶体数据表应指定ppm/°C变化.随时间变化(老化).

振荡的晶体频率的次要影响是由总负载电容(CTL)引起的不同于晶体所需的负载电容(CL).总负载电容是PCB的总和布局电容和Si533x/55/56(COSC)的引脚IN1/XA和IN2/XB之间的电容,这是名义上18pF.如果晶体和Si533x/55/56之间的走线小于.15”,则忽略它是合理的痕量效应.由负载电容失配引起的实际振荡频率可以计算为

FACT=FXTALx(1-(C1x(1/(C0+CL)-1/(C0+CTL))/2))

FXTAL=晶体的额定频率

CL=晶体的额定电容负载

COSC=引脚IN1/XA和IN2/XB之间的Si533x/55/56电容

CPAR=晶体与Si533x/55/56之间的走线电容.如果迹线每个<.15”,则忽略.

CTL=Crystal=COSC+CPAR所见的总负载

C0=晶体分流电容

C1=晶体运动电容

由于标称C1和C0从未在晶振晶体数据表中指定,因此必须对其进行测量.一个网络需要分析仪和几种石英晶振晶体PCB布局来执行测量.根据测量结果,我们有发现C0/260~=C1.因此,我们可以从以下等式给出频率误差的良好估计:

FACT=FXTALx(1-(C0/520)x(1/(C0+CL)-(1/(C0+CTL))

使用CTL=18pF(Si533x/55/56振荡器电容)的上述公式和CL为12的晶体对于18pF,ppm对C0绘制在图2中.

图2.晶体振荡误差

当晶体所需的CL电容不同于Si533x/55/56所提供的18pF负载时,Clock Builder Desktop软件可以调整Si533x/55/56输出频率以补偿误差晶体振荡频率.另一种选择是使用“Si5338参考”中的编程方程手动:配置没有Clock Builder Desktop的Si5338“(以前的AN411)来补偿预期晶体振荡频率的变化.无论是使用Clock Builder Desktop还是Si5338晶振系列,补偿非18pF晶体谐振器CL的过程是相同的.只需使用FACT频率而不是晶体振荡频率的FXTAL频率.

使用FACT代替FXTAL可能会导致反馈MultiSynth分频器值为分数而不是分数整数,可能导致输出抖动略有增加.如果反馈MultiSynth值是小数的FXTAL,那么在使用FACT时它很可能是分数,并且抖动可能不会改变.

由于难以知道标称C1和C0,因此使用18pf负载电容的晶体是最有意义的.这个确保振荡频率符合晶体规格.最新版本的Si5338 EVB使用具有18pF负载的Epson FA-238V晶振,我们发现它们随时可用.

2.1.最佳晶体频率

当输出频率是晶体频率的整数比时,输出相位噪声通常是最佳的.在此外,随着晶体频率变高,输出相位噪声也会提高.因此,应该尝试使用a产生输出/输入频率比为整数并保持晶体频率的晶体在20到30MHz之间.数据手册中的所有输出抖动测量均基于25MHz晶振.

3.兼容晶体的选择

已经测试了表5中所示的晶体与Si533x和Si5355/56系列器件的兼容性.这只是兼容晶体的一个子集.符合表1-4中突出显示的规格的任何SMD晶振都将使用这些设备.请注意,许多测试的晶体没有18pF的负载电容.如果使用如前所述,这些晶体的晶体振荡频率将会出错.

表5.兼容晶体的选择

Vendor

Device

Load Cap(PF)

C0(PF)

C1(Ff)

Lm(mH)

Rm(Ω)

EPSON Crystal

FA-238晶振25MHZ

12

0.81

3.2

13

28

FA-238晶振25MHZ

18

0.88

3.1

13

20.6

TSX-3225晶振

10

12

3.9

10

20

CTS晶振

405C35B25M00000

13

2.1

8.8

4.6

4.5

ECS晶振

ECS-250-8-36CKM

8

0.67

2.6

16

32

NDK晶振

NX5032GA-25MHZ

8

1.5

6.3

6.5

11

Abracon晶振

AB10-25MHZ-E20-T

10

0.67

2.3

18

43.5

网友热评